# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-85950 (P2001-85950A)

(43)公開日 平成13年3月30日(2001.3.30)

(51) Int.Cl.<sup>7</sup>

H03D 3/00

識別記号

FI H03D 3/00

テーマコート\*(参考)

Α

### 審査請求 未請求 請求項の数4 OL (全 11 頁)

(21)出願番号

特願平11-258587

(22)出顧日

平成11年9月13日(1999.9.13)

(71)出顧人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 竹谷 信夫

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 毛利部 宏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

## (54)【発明の名称】 アークタンジェント回路

#### (57)【要約】

【課題】 本発明は、演算回数が少なくかつ演算誤差を 少なくすることができるアークタンジェント回路を提供 する。

【解決手段】 全波整流回路101と、全波整流回路102と、切り替え回路103と、切り替え回路104と、ロードホールド回路105と、CORDIC回路107と、ロードホールド回路108と、比較回路110と、象限検出回路111と、ロードホールド回路112と、タイミング発生回路114と、固定データ切り替え回路115と、極性切り替え回路116と、累積加算回路117と、加算回路118と、ロードホールド回路119とを備えている。



2

#### 【特許請求の範囲】

【請求項1】 演算回数が少なくかつ演算誤差の少ないことを特徴とするアークタンジェント回路。

【請求項2】 第1の全波整流回路と、第2の全波整流回路と、第1の切り替え回路と、第2の切り替え回路と、第1のロードホールド回路と、CORDICアルゴリズムを利用し直交信号の位相成分を出力するCORDICアルゴリズムを利用し直交信号の位相成分を出力するCORDICアルゴリズム回路と、第2のロードホールド回路と、住較回路と、直交信号の位相が4象限のうちどこに存在するかを検出する象限検出回路と、第3のロードホールド回路と、極性切り替え回路と、関定データ切り替え回路と、極性切り替え回路と、累積加算回路と、加算回路と、第4のロードホールド回路とを備え、演算回数が少なくかつ演算誤差の少ないことを特徴とするアークタンジェント回路。

【請求項3】 請求項1において、固定データ切り替え 回路は固定データ値を容易に設定できる数式を使って算 出していることを特徴とするアークタンジェント回路。

【請求項4】 請求項1において、固定データ切り替え にもとづいてYレジスタ19からの出力と1ビットを回路は固定データ値を容易に設定できる数式を使って算 20 フト回路14からの出力と加算もしくは減算を行う。 出していることを特徴とするアークタンジェント回路。 【0007】加減億回路23からの出力は1ビットを

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、直交信号のアークタンジェントを計算する際に、演算回数が少なくかつ演算誤差を少なくできることを提供するためのアークタンジェント回路に関するものである。

#### [0002]

【従来の技術】近年、アークタンジェント回路は、デジ 判定回路22の出力にもとづいて加算もしくは減算を行 タルFM復調回路において、なくてはならない回路技術 30 う。加減算回路29からの出力は1ビット左シフト回路 として重要視されている。 28に供給する

【0003】以下、図面を参照しながら、上述した従来のアークタンジェント回路の一例について説明を行う。 【0004】図4は、特開平6-77734号公報で提

案されているアークタンジェント回路のプロック構成図 を示すものであり、これを以下に説明する。

【0005】アークタンジェント回路は図4に示すように構成されており、CORDICとして知られる関数計算法を回路化したものである。信号Xは符号判定回路10および反転回路9に供給し、同様に、信号Yは反転回路16および符号判定回路17に供給し、符号判定回路10による信号Xの符号判定出力にもとづいて反転回路10による信号Xの符号判定出力にもとづいて反転回路16において信号Xを選択的に正転、または反転すなわち(-1)倍し、符号判定回路16において信号Yを選択的に正転、または反転すなわち(-1)倍する。定数値0および定数値πをセレクタ24に供給し、符号判定回路10による信号Xの符号判定出力にもとづいてセレクタ24において一方の入力を選択し、セレクタ24による選択出力は反転回路25に供給し、符号判定回路17

による信号 Y の符号判定出力にもとづいてセレクタ24からの出力を反転回路25において選択的に正転、または反転すなわち(-1)倍する。反転回路9からの出力とはセレクタ11に供給し、セレクタ11の出力はXレジスタ12に供給してロードし、Xレジスタ12の出力は1ピット右シフト回路14 はび加減算回路15に供給し、加減算回路15において後記の符号判定回路22の出力にもとづいてXレジスタ12からの出力と後記の10ピット右シフト回路20からの出力と加算もしくは減算を行う。加減算回路15からの出力は1ピット左シフト回路13に供給して、1ピット左シフトする。

【0006】反転回路16からの出力および後配の1ピット左シフト回路21からの出力とはセレクタ18に供給し、セレクタ18の出力はYレジスタ19に供給してロードし、Yレジスタ19の出力は、1ピット右シフト回路20、符号判定回路22および加減算回路23に供給し、加減算回路23において符号判定回路22の出力にもとづいてYレジスタ19からの出力と1ピット右シフト回路14からの出力と加算もしくは減算を行う。

【0007】加減算回路23からの出力は1ビット左シフト回路21に供給する。反転回路25からの出力と後記の1ビット左シフト回路28からの出力とはセレクタ26に供給し、セレクタ26からの出力はZレジスタ27に供給してロードし、Zレジスタ27の出力は加減算回路29に供給し、Zレジスタ21からの出力とアークタンジェント2の一k乗(k=0、1、2…)の定数値生成回路30の出力とを加減算回路29において、符号判定回路22の出力にもとづいて加算もしくは減算を行う。加減算回路29からの出力は1ビット左シフト回路28に供給する。

【0008】 Zレジスタ27からの出力は角度信号Zとして出力する。ここで、定数値生成回路30はアークタンジェント2の一k乗のそれぞれK=0、1、2…に対する定数値を格納したROMなどで構成することができる。また、アークタンジェント2の一k乗の値は定数値であるからROMに代わって論理回路で構成してもよい

【0009】上記のように構成されたアークタンジェント演算回路を説明する。符号判定回路10において信号Xの符号が判定され、信号X<0のときは反転回路9において信号Xが、反転回路16において信号Yが反転され、反転された信号Xはセレクタ11を介してレジスタ12にロードされ、反転された信号Yはセレクタ18を介してレジスタ19のロードされる。

的に止転、または反転すなわち (-1) 倍する。定数値 0 および定数値  $\pi$  をセレクタ24に供給し、符号判定回  $\pi$  いて信号  $\pi$  、信号  $\pi$  が反転されずそのままレジスタ  $\pi$  な  $\pi$  というの入力を選択し、セレクタ24によ  $\pi$  を設択出力は反転回路25に供給し、符号判定回路17  $\pi$  選択されて出力される。セレクタ24からの出力は、符

4

号判定回路 1 7において判定した信号 Y の正負により、すなわち信号 Y < 0 のときはセレクタ 2 4 の出力を反転して、信号  $Y \ge 0$  のときは反転せず、セレクタ 2 6 を介して Z レジスタ 2 7 のロードされる。上記により初期設定が終了する。

【0011】次のクロックからセレクタ11、18、26はそれぞれ1ピット左シフト回路13、21、28の出力を選択する側に切替えられる。また、加減算回路15および29はYレジスタ19にロードされたデータが正のときは加算回路として作用し、負のときは減算回路として作用し、加減算回路23は逆にYレジスタ19にロードされたデータが正のときは減算回路として作用し、負のときは加算回路として作用する。加減算回路15、23、29の出力の各ピットは1ピット左シフト回路13、21、28によって1ピットシフトされてセレクタ11、18、26に接続される。

【0012】ここで、0ピットには0が入力される。同様にXレジスタ12のデータ、Yレジスタ19のデータは1ピット右シフト回路14、20によって各ピットが右に1ピットシフトされて加減算回路15、23に接続される。最上位ピットは符号拡張される。初期設定の終了に続いて、Xレジスタ12、Yレジスタ、Zレジスタ27、アークタンジェント2の一k乗(k=0、1、2…)の定数値生成回路30に同時にクロックを必要回数与え、Zレジスタ27の出力Zからアークタンジェントの演算出力を得る。

#### [0013]

【発明が解決しようとする課題】しかしながら上記のような構成では、次のような問題点を有している。CORDICアルゴリズム回路は図7(a)に示したように、ループをまわす回数が少ないと出力信号のアークタンジェント信号が非線型になるという問題点を有する。

#### [0014]

【課題を解決するための手段】上記問題点を解決するために本発明のアークタンジェント回路は、第1の全波整流回路と、第1の切り替え回路と、第2の句り替え回路と、第1のロードホールド回路と、第2のロードホールド回路と、比較回路と、直交信号の位相成分を出力するCORDICアルゴリズム回路と、第2のロードホールド回路と、比較回路と、直交信号の位相が4象限のうちどこに存在するかを検出する象限検出回路と、第3のロードホールド回路と、クイミング発生回路と、関定データ切り替え回路と、極性切り替え回路と、累積加算回路と、加算回路と、第4のロードホールド回路とを備えたものである。

#### [0015]

【発明の実施の形態】本発明の請求項1に記載の発明は 演算回数が少なくかつ演算誤差の少ないことを特徴とす るアークタンジェント回路であり、収束させる基準の角 度を0度ではなく、45度に設定するという作用を有す 50 る。

【0016】本発明の請求項2に記載の発明は第1の全 波整流回路と、第2の全波整流回路と、第1のロードホールド 回路と、第2の切り替え回路と、第1のロードホールド 回路と、CORDICアルゴリズムを利用し直交信号の位相成分を出力するCORDICアルゴリズム回路と、第2のロードホールド回路と、比較回路と、直交信号の位相が4象限のうちどこに存在するかを検出する象は出回路と、第3のロードホールド回路と、タイミング発生回路と、固定データ切り替え回路と、極性切り替え回路と、累積加算回路と、加算回路と、第4のロードホールド回路とを備え、演算誤差回数が少なくかつ演算誤差の少ないことを特徴とするアークタンジェント回路であり、収束させる基準の角度を0度ではなく、45度に設定するという作用を有する。

【0017】本発明の請求項3に記載の発明は請求項1において、固定データ切り替え回路は固定データ値を容易に設定できる数式を使って算出していることを特徴とするアークタンジェント回路であり、1円周/360度 を決まった値に設定するという作用を有する。

【0018】本発明の請求項4に記載の発明は請求項1において、固定データ切り替え回路は固定データ値を容易に設定できる数式を使って算出していることを特徴とするアークタンジェント回路であり、1円周/360度を決まった値に設定するという作用を有する。

【0019】以下本発明の実施の形態について、図面を 参照しながら説明する。

【0020】(実施の形態)図1は本発明の第1の実施例におけるアークタンジェント回路のブロック構成図を30 示すものである。図1において、101は入力されたY軸信号が正の値の信号であればそのまま出力し、負の値の信号であれば反転して出力する、いわゆる全波整流回路である。

【0021】102は入力された X軸信号が正の値の信号であればそのまま出力し、負の値の信号であれば反転して出力する、いわゆる全波整流回路であり、103はセレクタ制御信号が「1」ならば前記全波整流回路101の出力信号を出力し、「0」であれば後述するロードホールド回路105の出力信号を出力する切り替え回路である。

【0022】104はセレクタ制御信号が「1」ならば前記全波整流回路102の出力信号を出力し、「0」であれば後述するロードホールド回路108の出力信号を出力する切り替え回路であり、105は後述するタイミング発生回路114から出力される制御信号が「1」のときに後述するCORDIC回路107からの出力信号( $Y_{n+1}$ 信号)を出力し(ロードし)、制御信号が

「0」のときは出力している信号をそのまま変化させない (ホールド)、いわゆるロードホールド回路である。

0 【0023】107は前記切り替え回路103からの出

力信号(Xn信号)と前記切り替え回路104からの出 力信号(Yn信号)と後述するタイミング発生回路11 4からの制御信号nを入力し、後述する比較回路110 からの制御信号が「0」のときは( $Y_{n+1}=X_n-2^{-n}$ ×  $Y_n$ 、 $X_{n+1} = Y_n + 2^{-n} \times X_n$ )の数式によって、制御信 号が「1」のときは  $(Y_{n+1}=X_n+2^{-n}\times Y_n, X_{n+1}=$  $Y_{n}-2^{-n}\times X_{n}$ ) の数式によって得られる $Y_{n+1}$ 信号、 X<sub>n+1</sub>信号を出力するCORDIC回路である。

【0024】108は後述するタイミング発生回路11 4から出力される制御信号が「1」のときに前記COR DIC回路107からの出力信号 (X<sub>n+1</sub>信号) を出力 し(ロードし)、制御信号が「0」のときは出力してい る信号をそのまま変化させない (ホールド)、いわゆる ロードホールド回路である。

【0025】110は前記切り替え回路103、104 からの出力信号 (Xn信号、Yn信号) を入力し、 (Xn 信号≦Yn信号) であれば「O」を出力し、(Xn信号> Yn信号)であれば「1」を出力する比較回路である。

【0026】111は入力されるX軸信号、Y軸信号の 符号が (X軸信号≥0、Y軸信号≥0) であれば1象限 20 に位置する信号としてそれに相応する信号を出力し、

(X軸信号<0、Y軸信号≥0)であれば2象限に位置 する信号としてそれに相応する信号を出力し、(X軸信 号<0、Y軸信号<0)であれば3象限に位置する信号 としてそれに相応する信号を出力し、(X軸信号≥0、 Y軸信号<0)であれば4象限に位置する信号としてそ れに相応する信号を出力する象限検出回路である。

【0027】112は前記象限回路111からの出力信 号を入力信号とし、後述するタイミング発生回路114 から出力される制御信号が「1」のときに前記象限回路 111の出力信号を出力し(ロードし)、制御信号が 「0」のときは出力している信号をそのまま変化させな い (ホールド)、いわゆるロードホールド回路である。

【0028】114は各回路に必要なタイミングパルス を発生させるタイミング発生回路であり、115は {(C/360) × t a n<sup>-1</sup> (2<sup>-n</sup>)、Cは定数。} に より与えられる固定データを前記タイミング発生回路1 14からの制御信号nによって切り替えて出力する固定 データ切り替え回路である。

【0029】116は前記固定データ切り替え回路11 5の出力信号を、前記比較回路110からの制御信号が 「0」であればそのまま出力し、制御信号が「1」であ れば反転して出力する極性切り替え回路であり、117 は前記タイミング発生回路114からの制御信号に応じ たタイミング期間に前記極性切り替え回路116の出力 信号を累積加算したり、累積値をリセットしたりする累 積加算回路である。

【0030】118は前記累積加算回路117の出力信 号と前記ロードホールド回路112の出力信号とを加算

118の出力を入力信号とし、前記タイミング発生回路 114から出力される制御信号が「1」のときに前記象 限回路111の出力信号を出力し(ロードし)、制御信 号が「0」のときは出力している信号をそのまま変化さ せない (ホールド)、いわゆるロードホールド回路であ

【0031】120はデジタル信号で、かつ後述するX 軸信号と直交しているY軸信号であり、121はデジタ ル信号で、かつ前記Y軸信号と直交しているX軸信号で あり、122は前記タイミング発生回路から出力される タイミングパルスであり、123はnと呼ばれる各回路 の制御信号である、124はアークタンジェント回路か らのデジタル出力信号である。

【0032】以上のように構成されたアークタンジェン ト回路について、以下図1、図2、図3、図6、図8を 用いてその動作を説明する。

【0033】まず本発明のポイントとなるCORDIC アルゴリズムを説明するが、その説明図が図6 (a) で ある。図6(a)は直交信号(Xn、Yn)を直交座標 軸上に示したものである。CORDICアルゴリズムと は(Xn、Yn)の座標点から

 $X_{n+1} = X_n + 2^{-n} \times Y_n \cdots (1 \stackrel{\cdot}{\text{-}})$ 

 $Y_{n+1} = Y_n - 2^{-n} \times Y_n \cdots (2\pi)$ 

の数式によって示される新しい座標点(Xn+1、Yn +1) までの角度 8 が

 $\theta_n = tan^{-1} (2^{-n}) \cdots (3\vec{x})$ 

によって得られるというアルゴリズムである。例えば、 図 6 (b) にその実際例があるが、初期値 ( $X_0$ 、 $Y_0$ ) = (0、8)であった場合の動作を示している。

n=0のときは  $(X_1, Y_1) = (8, 8)$ ,  $\theta_0 = t a$  $n^{-1}(2^{-0}) = 4.5$  gr

n=1のときは  $(X_2, Y_2) = (12, 4)$  、  $\theta_1 = t$  $an^{-1}(2^{-1}) = 26.56$ 度

n = 2のときは  $(X_3, Y_3) = (13, 1), \theta_2 = t$  $a n^{-1} (2^{-2}) = 14.04$ 度

というように決まったnの値では決まった角度だけ座標 点が移動している事がわかる。これを利用して直交信号  $(X_n, Y_n)$  の角度を検出するのが本発明だが、その説 明図が図8にある。

【0034】ここで、X軸信号120(Xnの初期値に 相当する)、Y軸信号121 (Ynの初期値に相当す る)がビット数10ビットのデジタル倡号だとする。そ の時、上記nの値はn=10が最大値となるが、理由は (1式)、(2式)の中の2<sup>-n</sup>×Y<sub>n</sub>、2<sup>-n</sup>×X<sub>n</sub>の項に T、 $X_n$ 、 $Y_n$ が10ビットデジタル信号であるため、2 $^{-n}$ × $Y_n$ 、 $2^{-n}$ × $X_n$ の計算がn = 11以上だと意味をな さなくなるからである。

【0035】さてここで、X軸信号、Y軸信号の入力値  $ingle K(X_0, Y_0) = (1, 12) として、CORDIC回$ する加算回路であり、119は前記ロードホールド回路 50 路107と固定データ切り替え回路115と極性切り替

え回路116と累積加算回路117がどのように動作す るのかを実際に見てみる。

【0036】 (その角度 (アークタンジェント) を計算 してみる。)まず、X<sub>0</sub>≦Y<sub>0</sub>であるため、比較回路11 0の出力制御信号は「O」になり、CORDIC回路1 07の出力信号は( $Y_{n+1} = X_n - 2^{-n} \times Y_n$ 、 $X_{n+1} = Y$  $_n + 2^{-n} \times X_n$ ) の数式によって計算されるから、

 $(X_1, Y_1) = (13, 11)$  となる。次に  $(X_2, Y_1)$ Y2) を計算するのだが、この時の比較回路110から の出力制御信号は「1」になるため、CORDIC回路 10 n=2、( $Z_2$ 、移動角度)=(0、14. 036) 107の出力信号は  $(Y_{n+1}=X_n+2^{-n}\times Y_n, X_{n+1}=$  $Y_n-2^{-n}\times X_n$ ) の数式によって計算されるから、 (X <sub>2</sub>、Y<sub>2</sub>) = (7.5、17.5)となる。この計算をn =10まで繰り返した結果は以下のようになる。

【0037】尚、比較制御110の出力制御信号をZと している。

初期値、 $(X_0, Y_0) = (1, 12)$ 

n = 0,  $(X_1, Y_1, Z_0) = (13, 11, 0)$ 

n=1,  $(X_2, Y_2, Z_1) = (7.5, 17.5,$ 1)

n=2.  $(X_2, Y_3, Z_2) = (11.875, 15.$ 

625,0)

n=3,  $(X_4, Y_4, Z_3) = (13.828, 14.$ 

141,0)

n = 4,  $(X_5, Y_5, Z_4) = (14.712, 13.$ 

276,0)

n=5,  $(X_6, Y_6, Z_5) = (14.297, 13.$ 

736, 1)

n=6,  $(X_7, Y_7, Z_6) = (14.082, 13.$ 

960,1)

n = 7,  $(X_8, Y_8, Z_7) = (13.973, 14.$ 

070,1)

 $n=8\,,\ (X_9,\ Y_9,\ Z_8)\ =\ (1\ 4\,,\ 0\ 2\ 8\,,\ 1\ 4\,.$ 

015,0)

n = 9,  $(X_{10}, Y_{10}, Z_9) = (14.001, 1)$ 

4. 042, 1)

n = 10,  $(X_{11}, Y_{11}, Z_{10}) = (14.015, 1)$ 

4. 029, 0)

n = 11,  $(Z_{11}) = (0)$ 

になる。

【0038】ここで、各Zn値に応じて固定データ切り 替え回路115にて固定データを切り替え、更に比較回 路110からの制御信号にてその極性を切り替えてや り、その結果を累積加算回路117にて累積してやる と、欲しいデータが得られるが、それを実際に計算して みると、Z<sub>0</sub>=0であるため、右回りに45度移動して いるから移動角度を45度とする。

【0039】次に $Z_1$ =1であるため、左回りに26. 565度移動しているから移動角度を-26.565度 とする。これを n = 1 1 まで続けたのが下の計算であ

る。また、下の計算にて、移動角度は固定的に決まる値 であり、これを各nによって切り替えているのが固定デ ータ切り替え回路115であり、その符号を決定してい るのが比較回路110であり、実際に固定データ切り替 え回路115からのデータの極性を切り替えているのが

[0040] n=0、( $Z_0$ 、移動角度) = (0、4

極性切り替え回路116である。

n=1、( $Z_1$ 、移動角度) = (1、-26. 565)

n=3、(Z<sub>3</sub>、移動角度)=(0、7.125)

n=4、(Z4、移動角度)=(0、3.576)

n=5、( $Z_5$ 、移動角度) = (1、-1. 790)

n=6、( $Z_6$ 、移動角度) = (1、-0. 895)

n=7、( $Z_7$ 、移動角度) = (1、-0. 448)

n=8、( $Z_8$ 、移動角度) = (0、0. 224)

n=9、( $Z_9$ 、移動角度) = (1、-0. 112)

n=10、( $Z_{10}$ 、移動角度) = (0、0. 0560)

n=11、( $Z_{11}$ 、移動角度) = (0、0. 0280)

(一般的には移動角度= t a n <sup>-1</sup> (2 <sup>-n</sup>) で得られ る。)

以上の計算は $X_n = Y_n$ となるように( $\theta = 4.5$ 度になる ように)CORDICアルゴリズムを計算しているた め、上述した移動角度を全て加算すると(回路的には累 積回路 1 1 7 にて行なう)  $X_n = Y_n$ となるまでの( $\theta =$ 45度となるまでの)移動角度を得ることができるが、 その結果は40、236度になる。

【0041】収束角度が45度であるため、出力角度は 40.236+45=85.236度になるが、これは 30 初期値(1、12)のアークタンジェント値( $tan^{-1}$ (12) = 85.236度) と同じ結果になる。

【0042】以上はCORDIC回路107と固定デー 夕切り替え回路115と極性切り替え回路116と累積 加算回路117の一連の回路がどのように動作するのか を示したものであるが、これだけでは十分に回路動作を 説明できていないため、残りの説明を行なう。

【0043】まず、全波整流回路101、102は入力 されたX軸信号とY軸信号とを全波整流する。これはC ORDIC回路107に入力する信号を全て第1象限に 40 移動させ、第1象限において入力信号のベクトル角を計 算するのだが、これは計算のやり易さのためであり、ま た計算精度を高めるためでもある。

【0044】全波整流回路101、102の出力信号は 切り替え回路103、104に入力されるが、切り替え 回路103、104のセレクタ制御信号は図9 (d) 1 22の信号のタイミングで切り替わるり、「H」のとき にX軸信号120、Y軸信号121を取り込みCORD IC回路107に信号を送る。そして、まず、比較回路 110に入力され、制御信号 Znを出力し、切り替え回 50 路103、104からの出力信号Xn、YnとともにCO

RDIC回路107に入力される。

【0045】CORDIC回路107ではタイミング発 生回路114から出力されるn信号123 (図9 (c) に示すタイミング波形)に応じて、次の計算を行なう。  $Z_n$ が「0」のときは( $Y_{n+1}=X_n-2^{-n}\times Y_n$ 、 $X_{n+1}$  $=Y_n+2^{-n}\times X_n$ ) の数式によって、「1」のときは  $(Y_{n+1} = X_n + 2^{-n} \times Y_n, X_{n+1} = Y_n - 2^{-n} \times X_n)$   $\emptyset$ 数式によって得られる $Y_{n+1}$ 信号、 $X_{n+1}$ 信号を出力す る。

【0046】これらの信号をロードホールド回路10 5、108に入力し、切り替え回路103、104に戻 す。そうすると $Y_n$ 信号は図9(e)に示したような $Y_0$ ~Y10を繰り返す信号になる。次に比較回路110から 出力された制御信号Znは極性切り替え回路116に入 力され、固定データ切り替え回路115からの出力デー タの極性を切り替えるが、固定データ切り替え回路は前 述した t a  $n^{-1}$  ( $2^{-n}$ ) という数式によって得られるデ ータをタイミング発生回路114からのn信号123に 応じた信号を切り替えて出力している。

【0047】例えば前述した条件であれば、

 $Z_0 = 45$ 度、800h

 $Z_1 = 26.565$ 度、4B9h

Z2=14.036度、27Eh

 $Z_3 = 7.125$ 度、144h

Z<sub>4</sub>=3.576度、A<sub>2</sub>h

25=1.790度、51h

Z6=0.895度、28h

Z7=0.448度、14h

Z<sub>8</sub>=0.224度、Ah

Zg=0.112度、5h

Z<sub>10</sub>=0.0560度、2h

 $Z_{11}=0.0280$ 度、1h

ということになるが、左側の値は t a  $n^{-1}$  ( $2^{-n}$ ) にて 計算した値、右側の値は(C/360) $\times$ tan $^{-1}$ (2 <sup>-n</sup>)にて計算した値であり、ここではC=4000hと しているが、Cとは1円周角(360度)を与える定数 であり、16進法にて100、200、400、800 というようにMSBを「1」にして残りは「0」にする ように決める。理由は後述する。そしてそのブロック構 成図は図2にある。

【0048】また、極性切り替え回路116からの出力 信号を累積加算回路117によって累積加算するが、こ の回路をリセットするタイミングが図9 (f) 126信 号にあり、累積加算回路117の出力信号の状態が図9 (h) に示してあるが、リセットした直後の出力信号が 「0」になっており、このタイミング後に新たな累積加 算が始まっていることがわかる。

【0049】一方X軸信号121、Y軸信号120は象 限検出回路111に入力され、入力された信号の正負情

作する。そのブロック構成図が図3に示されているが、 (X、Y) = (正、正) ならば0 (0h) を出力し、 (X、Y) = (負、正) ならばC/4 (1000h) を 出力し、(X、Y) = (負、負) ならばC/2 (200 0h) を出力し、(X、Y) = (正、負) ならばC×3 /4(3000h)を出力する。という切り替えを行な い、その出力をロードホールド回路112に入力する が、これは全波整流回路101、102にて入力された 信号を全て第1象限に変換したため、元々存在していた 10 象限のデータを後段にて付加する必要があるためだ。

【0050】そのデータを発生させるのが象限検出回路 111であり、象限検出回路111からのデータと累積 加算回路117からのデータとのタイミングを調整する のがロードホールド回路112である。そしてそれらの タイミングは図9(i)にある。ロードホールド回路1 12からの象限変換データと累積加算回路117からの アークタンジェントデータとを加算して最終のアークタ ンジェントデータにするのが加算回路118で、そのデ ータのタイミングを合わせるのがロードホールド回路1 20 19である。

【0051】そのタイミングは図9 (j) にある。以上 のようにして直交信号であるX軸信号とY軸信号のアー クタンジェントである出力信号124を得ることができ る。

【0052】ここで、Cの値の決定方法であるが、その 説明プロック図が図5である。図5(a)にて501は 掛け算回路、502は掛け算回路、503は高調波成分 を取り除くためのローパスフィルター回路、504は高 調波成分を取り除くためのローパスフィルター回路、5 30 05は本発明回路と同じ働きをするアークタンジェント 回路、506は微分回路であり、このプロック構成図に てFM変調された信号を復調する事ができる。

【0053】簡単に説明するとFM信号は周波数によっ て変調を受けた信号であるから、固定周波数(FM変調 周波数に近い周波数)をもつSIN信号、COS信号を 掛け算回路501、502によって入力信号に掛け算す ると、そのビート成分が出力される。この信号に含まれ る高調波成分をLPF503、504にて落とし、直交 信号成分だけにして、アークタンジェント回路505に 40 入力すると、前記ピート成分のアークタンジェント信号 が得られる。

【0054】ここで、入力信号の周波数が高くなると、 ピート成分の周波数も高くなり、アークタンジェント回 路505から出力される角度信号の変化量も大きくなる ため、その信号の微分成分も大きくなる。つまり、アー クタンジェント回路505からの出力信号を微分回路5 06にて微分した出力信号はFM復調した信号そのもの になる。このようにアークタンジェント回路からの出力 信号を微分するとFM復調信号が得られるが、アークタ 報から新しく作られたデータを選択し出力するように動 *50* ンジェント回路からの出力信号は 0 度~360度をぐる

11

ぐる繰り返す信号となるため、単純に微分すると0度/ 360度の境界にて非線形部分が出力され、正確な復調 信号が得られない。

【0055】そこで、一円周360度を16進法にて100、200、400、800というようにMSBを「1」にして残りは「0」にするように決める。そうすると、図5(b)に示す微分回路では正確な復調信号が得られることになるが、まず図5(b)を説明すると、510は入力信号をある一定時間遅らせるディレイ回路、511は入力信号を反転させる反転回路、512は入力信号をアダーするアダー回路であるが、この場合反転回路511にて片方の入力信号を反転させており、かつキャリーイン信号を「H」に設定しているため、アダー回路512は引き算回路になる。次にこの微分回路で実際に演算を行なってみる。

【0056】まず一円周360度を4000hとして、入力信号を図10(a)のように設定するが、これは360度(4000h)をまたがり、かつ単純増加(80h)する値にしている。この信号をディレイ回路510に通した信号が図10(b)とすると、出力信号515は図10(c)になるが、これをみると、全て80hになっており、非線型部分が無い事がわかる。このようにこの値を16進法にて100、200、400、800というようにMSBを「1」にして残りは「0」にするように決めると、FM復調には必要な微分回路を図5(b)に示すような簡単な回路で構成する事ができる

(b) に示すような簡単な回路で構成する事ができるが、これを実現するには固定データ切り替え回路115を図2に示すようなデータ設定にする事、かつ象限検出回路111を図3に示すようなデータ設定にする事が必要になる。

【0057】以上のように本実施例によれば、比較回路 110を設けて収束角度を45度にすること、また固定 データ切り替え回路115を図2に示すようなデータ設 定にする事、かつ象限検出回路111を図3に示すよう なデータ設定にする事で、演算回数が少なくかつ演算誤 差の少ないことを特徴とするアークタンジェント回路を 提供することができる。

### [0058]

【発明の効果】以上のように本発明は第1の全波整流回路と、第2の全波整流回路と、第1の切り替え回路と、第2の切り替え回路と、第1のロードホールド回路と、CORDICアルゴリズム回路と、第2のロードホールド回路と、比較回路と、象限検出回路と、第3のロードホールド回路と、タイミング発生回路と、固定データ切り替え回路と、極性切り替え回路と、累積加算回路と、

加算回路と、第4のロードホールド回路を設ける事により、演算回数が少なくかつ演算誤差の少ないアークタン ジェント回路を提供する事ができる。

#### 【図面の簡単な説明】

【図1】本発明の実施例におけるアークタンジェント回路のプロック構成図

【図2】本発明の固定データ切り替え回路のブロック構成図

【図3】本発明の象限切り替え回路のブロック構成図

10 【図4】従来のアークタンジェント回路のプロック構成図

【図5】本発明の実施例におけるFM復調回路の動作説 明図

【図6】本発明の実施例におけるCORDICアルゴリズムの動作説明図

【図7】従来及び本発明の実施例における入出力特性図

【図8】本発明の実施例におけるCORDICアルゴリズムの動作説明図


【図9】本発明の実施例におけるアークタンジェント回 の 路の動作説明図

【図10】本発明の実施例における微分回路の動作説明 図


#### 【符号の説明】

- 101 全波整流回路
- 102 全波整流回路
- 103 切り替え回路
- 104 切り替え回路
- 105 ロードホールド回路
- 107 CORDIC回路
- 30 108 ロードホールド回路
  - 110 比較回路
  - 111 象限検出回路
  - 112 ロードホールド回路
  - 114 タイミング発生回路
  - 115 固定データ切り替え回路
  - 116 極性切り替え回路
  - 117 累積加算回路
  - 118 加算回路
  - 119 ロードホールド回路
- 40 120 Y軸信号
  - 121 X軸信号
    - 122 タイミングパルス
    - 123 n制御信号
    - 124 出力信号


【図1】




【図2】




[図3]



[図8]




【図4】




#### 【図5】

#### (a) FM復調回路




#### · ( b ) 微分回路




【図6】


#### (a) CORDICアルゴリズムの説明図




#### (b) CORDICアルゴリズムの実際例




【図7】





【図9】



#### 【図10】

(a) 入力信号 0180h/0100h/0080h/4000h/3f80h/3f00h/3e80h/

(b) ディレイ回路 X0180hX0100hX0080hX4000hX3f80hX3f00hX

(c) 出力信号 515 80h X 80h X 80h X 80h X 80h X

フロントページの続き

(72)発明者 森田 久雄

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 澁谷 竜一

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 安藤 仁

大阪府門真市大字門真1006番地 松下電器

産業株式会社内